Любая инженерная работа — это рутина.

Написание RTL для процессорного ядра ничуть не меньшая рутина чем физдизайн чипа. Там на 1% идеи, приходится 99% тупого кодинга и моделирования и гора документации. Жизнь такая — нет в ней романтики. Я такого за свою жизнь понаписал вагон и маленькую тележку, распиханного нынче по ПЛИСам до по ASIC’ам. Очень «увлекательное» и «творческое» занятие.

Теперь касательно Вашего сравнения.

Никто и не позиционирует Байкал — как разработку с нуля. Это собранный из покупных IP-блоков чип. Как и 95% процентов вообще всех SoC в мире. Даже в супер-пупер Intel процессорах — целые куски куплены на рынке, или разработаны купленными Интелом компаниями. И в Эльбрусе с 95% вероятностью они есть — я очень сомневаюсь что они сами пишут контроллеры памяти, интерфейсов и прочую набивку своего чипа.

Никто не утверждает обратного.

Просто трудоемкость этого процесса физдизайна Вы мягко говоря — недооцениваете. Это вполне себе полноценный кусок работы, а не какая-то «финальная стадия». Разработка Байкала ведется с 2013 года — и он тоже как бы не особо-то в серии.