MAX
Подпишись
стань автором. присоединяйся к сообществу!
13 июля 13
96

ОПК показала в Екатеринбурге версию мини-компьютера Raydget

Объединенная приборостроительная корпорация (ОПК) на выставке «Иннопром-2016» продемонстрировала миниатюрный компьютер Raydget SlimBox V. Благодаря аппаратно-программному модулю доверенной загрузки устройство обладает повышенным уровнем защиты от несанкционированного доступа и негласного съема данных.

Raydget основан на полностью российских схемотехнических решениях и оснащен мощным процессором со встроенной графикой. Масса и габариты системного блока значительно уменьшены за счет оптимизации решений и реализации некоторых функций на уровне программного обеспечения, а не отдельных блоков в конструкции в отличие от традиционных компьютеров.

Мини-компьютер Raydget — это совместный проект ОПК и российской компании «Сетевые технологии». Компьютер разработан российскими инженерами. Полный цикл сборки, включая производство плат, осуществляется на базе завода «Луч» (входит в концерн «Созвездие» Объединенной приборостроительной корпорации) в Осташкове Тверской области.

[читать статью полностью...]

Кстати, а вы знали, что на «Сделано у нас» статьи публикуют посетители, такие же как и вы? И никакой премодерации, согласований и разрешений! Любой может добавить новость. А лучшие попадут в наш Телеграм @sdelanounas_ru. Подробнее о том как работает наш сайт здесь👈

Источник: rostec.ru

Комментарии 0

Для комментирования необходимо войти на сайт

  • -1
    Нет аватара guest14.07.16 22:46:07

    А касательно кто победит. Ну хз. HDL — это не ассемблер. Эти языки сами по себе языки высокого уровня. Просто они созданы для описания аппаратуры — ведь в ПЛИС все события случаются одновременно под фронт, а не друг за другом как это происходит в случае выполнения компьютерной программы. В этом и отличие — а так те же самые begin end if else. ПЛИС на HDL описывать гораздо проще и понятнее. Просто кодеров FPGA по сравнению с Вашим братом — ничтожно мало. Вот и причина сего явления.

    А «ассемблер применительно к FPGA — это когда вы пишете — «вот этот LUT этими портами подключить к этому регистру такими-портами». То есть в явном виде расписываете нетлист. Работаете транслятором в общем.

    Отредактировано: Антон Смоленский~00:49 15.07.16
    • 0
      Нет аватара guest15.07.16 00:38:38

      Ну как сказать. Тот же банальный SQL тоже идет «по фронту», потому что никаких последовательностей в нем нет (если только не ящер кодировал). Да и в классических языках сейчас такого по yield и прочим await нагородили, я прямо сейчас сижу и тихонько офигеваю, пытаясь хотя бы понять…