MAX
Подпишись
стань автором. присоединяйся к сообществу!
13 июля 13
96
nanonews Информационные технологии

ОПК показала в Екатеринбурге версию мини-компьютера Raydget

Объединенная приборостроительная корпорация (ОПК) на выставке «Иннопром-2016» продемонстрировала миниатюрный компьютер Raydget SlimBox V. Благодаря аппаратно-программному модулю доверенной загрузки устройство обладает повышенным уровнем защиты от несанкционированного доступа и негласного съема данных.

Raydget основан на полностью российских схемотехнических решениях и оснащен мощным процессором со встроенной графикой. Масса и габариты системного блока значительно уменьшены за счет оптимизации решений и реализации некоторых функций на уровне программного обеспечения, а не отдельных блоков в конструкции в отличие от традиционных компьютеров.

Мини-компьютер Raydget — это совместный проект ОПК и российской компании «Сетевые технологии». Компьютер разработан российскими инженерами. Полный цикл сборки, включая производство плат, осуществляется на базе завода «Луч» (входит в концерн «Созвездие» Объединенной приборостроительной корпорации) в Осташкове Тверской области.

[читать статью полностью...]

Кстати, а вы знали, что на «Сделано у нас» статьи публикуют посетители, такие же как и вы? И никакой премодерации, согласований и разрешений! Любой может добавить новость. А лучшие попадут в наш Телеграм @sdelanounas_ru. Подробнее о том как работает наш сайт здесь👈

Источник: rostec.ru

Комментарии 0

Для комментирования необходимо войти на сайт

все комментарии
  • -1
    Нет аватара guest14.07.16 22:11:02

    Ну наберите в поиске например: Xilinx Vivado HLS.

    Смысл в том что активно внедряются трансляторы с С/С++ в RTL. Насколько они корректно работают, я не знаю — так как пишу на Verilog/VHDL, а из софтверного программирования знают только сам язык C, но не более.

    Но Вы например можете поупражняться.

    Но вообще я скептически к этому отношусь, потому что в плотном тяжелом дизайне часто приходится опускаться на уровень примитивов данной конкретной FPGA (по сути то же что у Вас писать на ассемблере под конкретный проц) — и руками говорить транслятору — что как и куда. Ибо даже на HDL не всегда получается оптимизировать код с нужным результатом, а как это делать из C/C++ - я вообще слабо представляю.

    Отредактировано: Антон Смоленский~00:15 15.07.16
    #805223 ↑
    • 0
      Нет аватара guest14.07.16 22:23:24

      Xilinx Vivado HLS

      Ну спасибо, погуглирую. Просто недавно прочитала пару свежайших учебников по ПЛИС, и конечно это для меня теперь новость, что кто-то что-то пытается точить под C.

      С другой стороны, даже не знаю, что у них получится или не получится, чисто по-аналогии мы же видим, что вообще-то C побеждает. Когда-то адепты ассемблера кричали, что asm rules forever, хотя вообще-то C с самого начала был придуман, чтобы их замочить. Потом вот из современного — так называемые «шейдеры» видеокарт, которые сейчас используются в компьютерных играх, сначала это были фиксированные функции, потом добавили ассемблер, и в конечном итоге он выродился в почти полноценный C. Так что если рассуждать чисто экспоненциально, то это «ж-ж-ж» неспроста. Хотя, конечно, не имеет отношения именно к тому девайсу, который указан выше в топике.

      #805225 ↑
      • -1
        Нет аватара guest14.07.16 22:33:39

        Ну вообще если глобально — современные FPGA дизайны собираются из кубиков (IP-блоков) в графическом интеграторе. Если конечно Вы не пишите какой-то свой ускоритель чего-то там. Даже скучно.

        Хотя начиналось оно тоже именно с этого — сначала был графический ввод схемы ПЛИС, а потом появились HDL. Сейчас снова графический ввод. Даже проблема свой кусок кода воткнуть — его предварительно тоже сначала надо в кубик превратить.

        Все по спирали в общем ходит.

        #805229 ↑
      • -1
        Нет аватара guest14.07.16 22:46:07

        А касательно кто победит. Ну хз. HDL — это не ассемблер. Эти языки сами по себе языки высокого уровня. Просто они созданы для описания аппаратуры — ведь в ПЛИС все события случаются одновременно под фронт, а не друг за другом как это происходит в случае выполнения компьютерной программы. В этом и отличие — а так те же самые begin end if else. ПЛИС на HDL описывать гораздо проще и понятнее. Просто кодеров FPGA по сравнению с Вашим братом — ничтожно мало. Вот и причина сего явления.

        А «ассемблер применительно к FPGA — это когда вы пишете — «вот этот LUT этими портами подключить к этому регистру такими-портами». То есть в явном виде расписываете нетлист. Работаете транслятором в общем.

        Отредактировано: Антон Смоленский~00:49 15.07.16
        #805236 ↑
        • 0
          Нет аватара guest15.07.16 00:38:38

          Ну как сказать. Тот же банальный SQL тоже идет «по фронту», потому что никаких последовательностей в нем нет (если только не ящер кодировал). Да и в классических языках сейчас такого по yield и прочим await нагородили, я прямо сейчас сижу и тихонько офигеваю, пытаясь хотя бы понять…

          #805260 ↑